Implementación de una compuerta lógica AND en FPGA mediante el SoftwareQuartus Prime – Lite Edition
Barra lateral del artículo
Contenido principal del artículo
Resumen
Este trabajo tiene como objetivo divulgar los pasos a realizar en la configuración de una FPGA Altera DE0-Nano- SoC con el Software Quartus Prime – Lite Edition, cuya finalidad es lograr la implementación de circuitos lógicos combinacionales y secuenciales, los cuales pueden servir para implementar desde sistemas digitales básicos, hasta mapear algoritmos de control a hardware. El ejemplo particular que se describe en este trabajo es implementar una compuerta AND de dos entradas mediante el lenguaje de descripción de Hardware Verilog.
Detalles del artículo
Usted es libre de:
Compartir— copiar y redistribuir el material en cualquier medio o formato para cualquier propósito, incluso comercialmente.
Adaptar— remezclar, transformar y construir a partir del material para cualquier propósito, incluso comercialmente.
La licenciante no puede revocar estas libertades en tanto usted siga los términos de la licencia
Bajo los siguientes términos:
Atribución— Usted debe dar crédito de manera adecuada, brindar un enlace a la licencia, e indicar si se han realizado cambios . Puede hacerlo en cualquier forma razonable, pero no de forma tal que sugiera que usted o su uso tienen el apoyo de la licenciante.
No hay restricciones adicionales — No puede aplicar términos legales ni medidas tecnológicas que restrinjan legalmente a otras a hacer cualquier uso permitido por la licencia.
Referencias
Libro – Reconfigurable computing. The theory and practice of FPGA – Based computation – Scott Hauck and André Dehon.
https://www.intel.com/content/www/us/en/software-kit/773998/intel-quartus-prime-lite-edition-design- software-version-22-1-1-for-windows.html
https://www.terasic.com.tw/cgi-bin/page/archive.pl?
Language=English&CategoryNo=167&No=941&PartNo=4#contents